EDA電子設計技術與應用

電子設計自動化（英語：Electronic design automation，縮寫：EDA）是指利用計算機輔助設計（CAD）軟件，來完成超大規模集成電路（VLSI）芯片的功能設計、綜合、驗證、物理設計（包括佈局、佈線、版圖、設計規則檢查等）等流程的設計方式。

EDA被譽為“芯片之母”，是電子設計的基石產業。擁有百億美金的EDA市場構築瞭整個電子產業的根基，可以說“誰掌握瞭EDA，誰就有瞭芯片領域的主導權。

”在多個領域面臨關鍵核心技術“卡脖子”的危機，對芯片技術領域的制約尤為嚴重，盡快打破壟斷、讓芯片關鍵技術不再受制於人可謂刻不容緩。

EDA芯片設計軟件的國產化對於芯片領域的突破意義與光刻機制造同等重要。

在電子設計自動化出現之前，設計人員必須手工完成集成電路的設計、佈線等工作，這是因為當時所謂集成電路的復雜程度遠不及現在。工業界開始使用幾何學方法來制造用於電路光繪（photoplotter）的膠帶。到瞭1970年代中期，開發人應嘗試將整個設計過程自動化，不僅僅滿足於自動完成掩膜草圖。第一個電路佈局、佈線工具研發成功。設計自動化研討會（Design Automation Conference）在這一時期被創立，旨在促進電子設計自動化的發展。

電子設計自動化發展的下一個重要階段以卡弗爾·米德（Carver Mead）和琳·康維於1980年發表的論文《超大規模集成電路系統導論》（Introduction to VLSI Systems）為標志。這一篇具有重大意義的論文提出瞭通過編程語言進行芯片設計的新思想。如果這一想法得到實現，芯片設計的復雜程度可以得到顯著提升。這主要得益於用來進行集成電路邏輯仿真、功能驗證的工具的性能得到相當的改善。隨著計算機仿真技術的發展，設計項目可以在構建實際硬件電路之前進行仿真，芯片佈局、佈線對人工設計的要求降低，軟件錯誤率不斷降低。直至今日，盡管所用的語言和工具仍然不斷在發展，但是通過編程語言來設計、驗證電路預期行為，利用工具軟件綜合得到低抽象級（或稱“後端”）物理設計的這種途徑，仍然是數字集成電路設計的基礎。

從1981年開始，電子設計自動化逐漸開始商業化。1984年的設計自動化會議（Design Automation Conference）上還舉辦瞭第一個以電子設計自動化為主題的銷售展覽。Gateway設計自動化在1986年推出瞭一種硬件描述語言Verilog，這種語言在現在是最流行的高級抽象設計語言。1987年，在美國國防部的資助下，另一種硬件描述語言VHDL被創造出來。現代的電子設計自動化設計工具可以識別、讀取不同類型的硬件描述。根據這些語言規范產生的各種仿真系統迅速被推出，使得設計人員可對設計的芯片進行直接仿真。後來，技術的發展更側重於邏輯綜合。

數字集成電路的設計都比較模塊化（參見集成電路設計、設計收斂（Design closure）和設計流（Design flow (EDA)））。半導體器件制造工藝需要標準化的設計描述，高抽象級的描述將被編譯為信息單元（cell）的形式。設計人員在進行邏輯設計時尚無需考慮信息單元的具體硬件工藝。利用特定的集成電路制造工藝來實現硬件電路，信息單元就會實施預定義的邏輯或其他電子功能。半導體硬件廠商大多會為制造的元件提供“元件庫”，並提供相應的標準化仿真模型。相比數字的電子設計自動化工具，模擬系統的電子設計自動化工具大多並非模塊化的，這是因為模擬電路的功能更加復雜，而且不同部分的相互影響較強，而且作用規律復雜，電子元件大多沒有那麼理想。Verilog AMS就是一種用於模擬電子設計的硬件描述語言。此文，設計人員可以使用硬件驗證語言來完成項目的驗證工作最新的發展趨勢是將集描述語言、驗證語言集成為一體，典型的例子有SystemVerilog。

隨著集成電路規模的擴大、半導體技術的發展，電子設計自動化的重要性急劇增加。這些工具的使用者包括半導體器件制造中心的硬件技術人員，的工作是操作半導體器件制造設備並管理整個工作車間。一些以設計為主要業務的公司，也會使用電子設計自動化軟件來評估制造部門是否能夠適應新的設計任務。電子設計自動化工具還被用來將設計的功能導入到類似現場可編程邏輯門陣列的半定制可編程邏輯器件，或者生產全定制的專用集成電路。

現況

現今數字電路非常模組化（參見集成電路設計、設計收斂、設計流程 (EDA)），產線最前端將設計流程標準化，把設計流程區分為許多“細胞”（cells），而暫不考慮技術，接著細胞則以特定的集成電路技術實現邏輯或其他電子功能。制造商通常會提供組件庫（libraries of components），以及符合標準模擬工具的模擬模型給生產流程。模擬 EDA 工具較不模組化，因為它需要更多的功能，零件間需要更多的互動，而零件一般說較不理想。

在電子產業中，由於半導體產業的規模日益擴大，EDA 扮演越來越重要的角色。使用這項技術的廠商多是從事半導體器件制造的代工制造商，以及使用 EDA 模擬軟件以評估生產情況的設計服務公司。EDA 工具也應用在現場可編程邏輯門陣列的程序設計上。

EDA 覆蓋電子系統設計的全環節

電子設計自動化（Electronic Design Automation，EDA）技術是指包括電路系統設計、系統仿真、設計綜合、PCB版圖設計和制版的一整套自動化流程。隨著計算機、集成電路和電子設計技術的高速發展，EDA 技術歷經計算機輔助設計（CAD）、計算機輔助制造（CAM）、計算機輔助測試（CAT）和計算機輔助工程設計（CAE）等發展歷程，已經成為電子信息產業的支柱產業。

EDA 產品線繁多，根據 EDA 工具的應用場景不同，可以將 EDA 工具分為數字設計類、模擬設計類、晶圓制造類、封裝類、系統類等五大類，其中系統類又可以細分為 PCB、平板顯示設計工具、系統仿真及原型驗證和 CPLD/FPGA設計工具等。

數字設計類工具主要是面向數字芯片設計的工具，一系列流程化點工具的集合，包括功能和指標定義、架構設計、RTL 編輯、功能仿真、邏輯綜合、靜態時序仿真（Static Timing Analysis，STA）、形式驗證等工具。

模擬設計類工具主要面向模擬芯片的設計工具，包括版圖設計與編輯、電路仿真、版圖驗證、庫特征提取、射頻設計解決方案等產品線。

晶圓制造類工具主要是面向晶圓廠/代工廠的設計工具，該類工具主要是協助晶圓廠開發工藝，實現器件建模和仿真等功能，生成 PDK 的重要工具，而PDK 是作為晶圓廠和設計廠商的重要橋梁的作用，可見 EDA工具和工藝綁定緊密，隨著摩爾定律的推進需不斷升級迭代。晶圓制造類工具包括器件建模、工藝和器件仿真（TCAD）、PDK 開發與驗證、計算光刻、掩膜版校準、掩膜版合成和良率分析等。

封裝類工具主要是面向芯片封裝環節的設計、仿真、驗證工具，包括封裝設計、封裝仿真以及 SI/PI（信號完整性/電源完整性）分析。隨著芯片先進封裝技術發展以及摩爾定律往前推進，封裝形式走向高密度、高集成及微小化，因此對於封裝的要求和難度有較大提高，目前高性能產品需要先進的集成電路封裝，如將多芯片的異質集成封裝方式、基於矽片的高密度先進封裝（HDAP）、FOWLP、2.5/3DIC、SiP 和 CoWoS 等。

在系統類 EDA 領域，EDA 工具可分為 PCB 設計、平板顯示設計、系統仿真工具（Emulation）、CPLD/FPGA 等可編程器件上的電子系統設計。EDA 工程的范疇不斷擴展到下遊電子系統應用，如果沒有 EDA 技術的支持，想完成先進的電子系統設計機會是不可能的，反過來，生產制造技術的不斷進步又必將會對 EDA 技術提出新的要求。

07a094b4a8e9fe13bfa6b7e1ff5a9066

在系統類 EDA 中，印刷電路板（PCB）主要用作電子系統的載體，工程師通常將集成電路元器件焊接在 PCB 上完成整個電子系統的搭建、控制、通信等功能。目前主流的 PCB 工具有 Cadence 的 Allegro、Mentor Graphics 的 Xpedition及 Zuken 的 CR 等，國產 PCB 廠商有立創 EDA 等。

平板顯示設計主要應用於面板的研發、生產和制造，國內 EDA 公司華大九天已經具備在平板顯示領域全流程的工具，基本覆蓋國內主要的面板廠商客戶。

系統仿真工具（Emulation），與傳統的仿真工具（Simulation）不同，主要聚焦於系統級別的仿真，廣泛應用於加速軟硬件聯合開發的場景，傳統仿真更多聚焦於單一功能或者局部電路環節的仿真。西門子（Siemens）曾推出PAVE360 自動駕駛矽前驗證環境（pre-silicon autonomous validation environment），該產品主要意圖在於支持和促進創新自動駕駛汽車平臺的研發。PAVE360 為下一代汽車芯片的研發提供瞭一個跨汽車生態系統、多供應商協作的綜合環境，該系統不僅可以實現汽車硬軟件子系統、整車模型、傳感器數據融合、交通流量的仿真，甚至還仿真自動駕駛汽車最終在智能城市裡面的駕駛。目前 EDA 三大巨頭都在佈局系統仿真工具，主流產品包括 Synopsys 的 Zebu、Cadence 的 Palladium 和 Simens EDA 的 Veloce。

復雜可編程邏輯器件（Complex Programmable Logic Device，CPLD）和現場可編程陣列（Field Programmable Gates Array，FPGA）最顯著的優勢在於開發周期短、投資風險小、產品上市快和硬件升級餘地大等。這兩類芯片是比較特殊的芯片類型，需要與 EDA 工具協同才能工作，開發 CPLD/FPGA 的廠商都需要開發一套成熟的EDA 下載和驗證工具來實現對芯片的編程。從 CPLD/FPGA 的簡要設計流程可以看出，工序相對於傳統芯片設計流程有明顯減少。目前比較主流的可編程器件的 EDA 集成開發工具主要有 Altera 公司的 MAX+Plus和 Quartus、Xinlinx 公司的 Foundation 和 ISE，Lattice 公司的 ispDesignExpert 和 ispLever，Synopsys 的Synplify 以及 Cadence 的 Precision。

a6a68a670b460bd8b1bc1ca071319f1b

按照集成電路產業鏈劃分，集成電路 EDA 工具可以分為制造類 EDA 工具、設計類 EDA 工具及封測類 EDA 工具。器件建模及仿真類工具就屬於制造類 EDA 工具，晶圓廠（包括晶圓代工廠、IDM 制造部門等）借助器件建模及仿真、良率分析等制造類 EDA 工具來協助其工藝平臺開發，工藝平臺開發階段主要由晶圓廠主導完成，在其完成半導體器件和制造工藝的設計後，建立半導體器件的模型並通過 PDK 或建立 IP 和標準單元庫等方式提供給集成電路設計企業（包括芯片設計公司、半導體 IP 公司、IDM 設計部門等）。

設計類 EDA 工具則是基於晶圓廠或代工廠提供的 PDK或 IP 及標準單元庫為芯片設計廠商提供設計服務，芯片設計廠商采用設計類 EDA 工具完成芯片的設計。封裝類 EDA工具主要是提供封裝方案設計及仿真的功能，幫助芯片設計企業完成一顆芯片的全生命周期的設計服務。

數字設計 EDA 的核心環節是邏輯綜合和佈局佈線

數字芯片設計多采用自頂向下設計方式，可以分為五大步驟：

1）系統的行為級設計，確定芯片的功能、性能指標（包括芯片面積、成本等）

2）結構設計，根據芯片的特點，將其劃分為多個接口清晰、功能相對獨立的子模塊

3）邏輯設計，采用規則結構來實現，或者利用已驗證的邏輯單元

4）電路級設計，得到可靠的電路圖

5）將電路圖轉換為物理版圖。

1、系統功能描述：確定芯片規格並做好總體設計方案，是最高層次的抽象描述，包括系統功能、性能、物理尺寸、設計模式、制造工藝等，功能設計主要是為瞭確定系統功能的實現方案，通常是給出系統的時序圖及各子模塊之間的數據流圖，該部分工作主要是客戶向芯片設計廠商（Fabless，無晶圓設計公司）提出的設計要求。

2、邏輯設計：將系統功能結構化，通常是以 RTL（寄存器傳輸級）代碼（VHDL、Verilog、System Verilog 等硬件描述語句）、原理圖、邏輯圖等表示設計結果，完成相關設計規范的代碼編寫，並保證代碼的可綜合、可讀性，同時還需要考慮相關模塊的復用性。

3、邏輯綜合：將邏輯設計中的電路表達語句轉換為電路實現，使用芯片制造商提供的標準電路單元加上時間約束（Timing Constraints）等條件，盡可能少的元件和連線完成從 RTL 電路描述映射到綜合庫單元，得到一個在面積和時序上滿足需求的門級網表。邏輯綜合步驟是芯片前端設計中的核心環節，關系到整個芯片的 PPA 水平。

4、物理設計/佈局佈線：在邏輯綜合後，基本是隻有邏輯和時序約束的設計結果，而物理設計/佈局佈線則是讓電路設計更貼近真實狀況，即加入物理約束（Physical Constraints），使得電路成為一個真實能夠在芯片制造商能夠生產的芯片。綜合後的網表和時序約束文件導入該環節工具中，進行佈局佈線，利用相關提取軟件進行寄生參數提取，重新反饋到物理實現的佈局佈線軟件中，再次進行時序計算和重新優化，直到滿足時序和功耗要求為止。

5、後仿真/物理驗證：佈局佈線出來的結果是經過多層次的優化後的電路，為瞭保證該電路與最開始系統功能描述的電路功能一致，就需要進行後仿真/設計驗證，主要包括設計規則檢查（DRC）、電路版圖對照檢查（LVS）、電氣規則檢查（ERC）、寄生參數提取等。

驗證工作貫穿整個設計過程。從芯片設計角度看，以物理實現為分界，芯片設計可以劃分為前端（邏輯設計）與後端（物理設計），實現過程中將不斷對設計進行優化，優化可能改變邏輯描述方式和結構，存在引入錯誤的風險，所以驗證貫穿整個設計過程，在每個環節都反復確保邏輯優化過程不改變功能、時序滿足目標需求、物理規則無違規等等，因此產生大量的驗證流程和工作，更涉及多方共同協作。

前端設計主要考慮邏輯和功能層面，後端設計主要目的是物理參數約束的優化。前端設計更多的是邏輯/功能層面的實現，實現方式是以基礎的邏輯單元進行連接設計，以實現系統需要的邏輯功能，前端設計一般沒有過多考慮物理參數的約束，比如電路間走線的長度帶來的延時等因素，僅僅考慮瞭單元器件的電氣物理參數。後端設計則是重點加入瞭物理約束，比如某些特定電路模塊的擺放位置，以及電路間連線的物理參數也會被考量在軟件優化中，因此後端設計後的電路更接近於滿足需求的實際電路。

1034e707a46f6e533802f67f0afbc9ba

模擬和數字芯片設計流程對比方面，模擬芯片設計的自動化程度低於數字芯片設計。借用數字芯片設計的概念，模擬芯片設計也可以分為前後端，前端設計包括電路圖設計及生成，涉及大量的算法、計算以及假設驗證等，從自動化程度看，數字芯片在前端設計的自動化程度明顯高於模擬芯片，主要是模擬芯片需要工程師手動選型電路拓撲並且選擇合適的元器件。後端設計方面，數字電路的後端設計基本實現瞭全自動化，EDA 工具的性能直接影響到芯片產品的性能，模擬芯片後端設計的自動化程度較低，尤其在佈局步驟方面。

後摩爾時代技術演進驅動EDA技術應用延伸拓展。後摩爾時代的集成電路技術演進方向主要包括延續摩爾定律（More Moore）、擴展摩爾定律（More than Moore）以及超越摩爾定律（Beyond Moore）三類，主要發展目標涵蓋瞭建立在摩爾定律基礎上的生產工藝特征尺寸的進一步微縮、以增加系統集成的多重功能為目標的芯片功能多樣化發展，以及通過三維封裝（3D Package）、系統級封裝（SiP）等方式實現器件功能的融合和產品的多樣化。面向延續摩爾定律（More Moore）方向，單芯片的集成規模呈現爆發性增長，為 EDA 工具的設計效率提出瞭更高的要求。

面向擴展摩爾定律（More than Moore）方向，伴隨邏輯、模擬、存儲等功能被疊加到同一芯片，EDA 工具需具備對復雜功能設計的更強支撐能力。面向超越摩爾定律方向，新工藝、新材料、新器件等的應用要求 EDA 工具的發展在仿真、驗證等關鍵環節實現方法學的創新。

參考鏈接

http://mp.weixin.qq.com/s/CuMEAGxTgtZIzvuKa3AwNQ

http://baike.baidu.com/item/%E7%94%B5%E5%AD%90%E8%AE%BE%E8%AE%A1%E8%87%AA%E5%8A%A8%E5%8C%96/10508153?fr=aladdin